AMD Zen 3 19h - spekulace a info

[yuri.cs]

Pravidelna davka hype

* INT IPC 10-12%
* FP IPC 50%
* mix IPC 17%
* Milan +100-200MHz

http://www.redgamingtech.com/amd-zen-3- ... exclusive/

[del42sa]

To by celkem sedělo s tim co rekl Norrod. 50% vice v FP implikuje AVX 512. Nárůst u taktů je take hodně konzervativní, nicméně očekávaný

[HEAD]

Hm za rok zvednout ipc o dalsich 10+% se mi moc nezda.

[del42sa]

a proč ne ? U předchozí generace BD zvedali výkon v průměru o 15% s každou generací. A to byla fakt špatná doba, kdy neměli na nic peníze.
https://diit.cz/sites/default/files/ima ... avator.png

jednotlivé generace:

[DOC_ZENITH]

Ano a byla to defakto stejná die, jen bugfixy a optimalizace latencí a bum. To je to samé jako můžeme vidět mezi Ryzen 1000 a 2000 řadou, ale tam ten návrh nebyl zas tak zprasenej takže benefity byly menší, ale na druhou stranu i myslim že 15% může bejt easy, nemá smysl si brát příklad ze stagnujícího Intelu (teda z doby kdy se aspoň ještě vyvíjel tzn do 2015). Proč ihmo ne.

[Leon_]

Hm za rok zvednout ipc o dalsich 10+% se mi moc nezda.

Že Tebe sa niečo nezda je uplne irelevantne. Ty budeš dokonca života točiť len veci o ktorych si ty MYSLIS ze mas pravdu. my ostatný už vieme, že samo AMD potvrdilo slušny vykonovy skok.

AMD: ZEN3 architecture finished – expects 15% faster IPC
https://www.guru3d.com/news-story/amd-z ... r-ipc.html

However, he also asserted that Zen 3 will deliver performance gains "right in line with what you would expect from an entirely new architecture."

[Jan Olšan]

50% vice v FP implikuje AVX 512.

No implikovalo by to nejen, že AVX-512, ale hlavně že to nebude spřažením dvou jednotek jako AVX v XV a Zen1. Na tohle by se dostali jen tehdy, pokud by se jednotky v FPU zase rozšířili na 512 bitů, ale to se mi zdá too good to be true a taky by to asi pak AMD inzerovalo jako 100% zvýšení výkonu. Leda asi pokud by 512bitová FMA přibyla jaká pátá pipka v FPU přidaný k těm čtyřem 256bitovým, tj. něco jako to dělá Intel v těch server jádrech. To by se pak dalo prezentovat jako 50% navýšení kapacity FPU, i když nevím, jak reálné to je.

Obecně tohle bych fakt bral s rezervou/grain of salt a tipuju si, že je to sjpíš pořád nějaký spekulační vaření z vody, ať už u toho youtubera, nebo u někoho, kdo mu to poslal anonymně emailem(?), čímž vznikne "zdroj", kdo ví...

[HEAD]

Vsak jo..do launche zbyva jeste rok a vsichni pisou o konkretnich cislech

[del42sa]

Vsak jo..do launche zbyva jeste rok a vsichni pisou o konkretnich cislech

Heh však jo, a co bys chtěl ? Rok před vydáním procesoru je návrh v takovém stavu, že IPC a většina dalších vlastností procesoru jsou už víceméně fixně dané a s tím už nic moc neuděláš AMD tak může maximálně ladit frekvence, řešit spotřebu jednotlivých SKU nebo hledat nějaké bugy a o frekvencích těch CPU tu nikdo nemluví, protože je neznáme. Tohle fakt není jako Adored TV

....Na tohle by se dostali jen tehdy, pokud by se jednotky v FPU zase rozšířili na 512 bitů, ale to se mi zdá too good to be true a taky by to asi pak AMD inzerovalo jako 100% zvýšení výkonu....

Eh co ? Zvětšení bitové šířky ti Honzo nikdy nepřinese 100% výkonu a ani AMD by to takhle v prezentačních materiálech nikdy neinzerovalo.

[yuri.cs]

No, 4 FPU pipeline mel uz Bulldozer. Bylo by hezke pridat dalsi dve MUL/ADD pipeline. Pak by se teoreticke IPC krasne zvedlo o 50%. Teoreticky by profitovalo AVX1/2 i SSE - saomzrejme dle distribuce vlastnich jednotek.

Je potreba vytrvat a pockat si na GCC/LLVM patch "znver3" - pak uvidime, jestli AVX512 ano ci ne. Patch by snad mel byt vydan ~3/4 roku pred launchem.

[Jan Olšan]

Eh co ? Zvětšení bitové šířky ti Honzo nikdy nepřinese 100% výkonu a ani AMD by to takhle v prezentačních materiálech nikdy neinzerovalo.

Ve specifických aplikacích může (myslím, že takové ty syntetické testy v AIDA a podoběn tomu jsou blízko).

Jinak ale pozor, u rozšíření SIMD na 256bitů v Zenu 2 to přesně takhle inzerovali a uváděli to jako "2X floating point throughput".

https://www.cnews.cz/wp-content/uploads ... 24x576.jpg
http://media.redgamingtech.com/rgt-webs ... cution.png
http://media.redgamingtech.com/rgt-webs ... on-126.jpg

Čistě teoreticky, pokud by ten youtuber necucal z prstu a ta informace o 50% bylo něco, co je opravdu někde v nějakých interních dokumentech, tak by to spíš asi zase bylo takového teoretické číslo, spíš než real-world benchmark. A pokud by uváděli 50% zvýšení teoretické propustnosti SIMD/FPU, tak by to asi znamenalo buď přidání dalších dvou 256bit AVX2 pipe, nebo přidání té dedikováné 512bitové FMA pipe, jako má Intel. (a zbylé pipeline by se daly kombinovat na AVX512 spřažením dvou 256bit operací). Ale opravu, tohle je dost spekulativní konstrukce závislá na tom, odkud to číslo pochází, a já si spíš myslím, že si to někdo vycucal

[del42sa]

1. 2X floating point throughput opravdu neznamená zvýšení výkonu FP o 100%.

2. AVX512 je něco co AMD v porovnání s Intelem chybí, takže doplnění podpory AVX512 v další generaci ZEN je naprosto logickým a očekávaným krokem a není na tom nic nereálného nebo vycucaného z prstu.

[Jan Olšan]

1. 2X floating point throughput opravdu neznamená zvýšení výkonu FP o 100%.

To znamená, respektive to tím oni přesně myslí. Je to teoretický výkon, ne praktický naměřený v aplikaci, ale to opravdu je to doslova "zvýšení výkonu o 100 %" (ale ne v x87 instrukcích, samozřejmě ve floating-point SIMD při použití toho patřičně širokého vektoru!). Ten "throughput" je míněn v TFLOPS, je to úplně jako uvádění teoretického mat. výkonu v TFLOPS u GPU.
Jak to chápeš, mimochodem, když ne takhle, ať vím, kde se míjíme?

2. AVX512 je něco co AMD v porovnání s Intelem chybí, takže doplnění podpory AVX512 v další generaci ZEN je naprosto logickým a očekávaným krokem a není na tom nic nereálného nebo vycucaného z prstu.

To ano (i když i pomalá 2-op implementace není úplně minimální práce, protože je třeba přidat všechny ty 512bitové registry a jejich datové cesty), pochybnost mám o té informaci že "+50%".

[del42sa]

ale já se nebavím o výkonu v jedné specifické AVX instrukci Honzo, nýbrž o výkonu FPU obecně. Dokonce si vybavuju nějaký rozhovor s AMD, že jednou z jejich priorit je s každou generací zvedat výkon FPU, takže tohle je poměrně racionální úvaha.

Podlé téhle "logiky" se výkon FPU u ZEN 2 zvedl o 100% a u Zen3 o dalších 100 % ?? Ne, ve 128bitových operacích zůstal výkon +-stejný. Implicitně 128bit > 256bit > 512 (?) > 200% ? Už si rozumíme ?
A záleží jak to bude implementováno, protože AMD může použít stejný trik jako u Zen1 a tu 512 bit instrukci provádět jako 2 x 256bit. Pak by to bylo přesně jak to popsal Yuri, AMD by zvedlo výkon FPU o 50%, protože i 128bitové operace by profitovaly z více pipeline a zároveň by procesor mohl zpracovávat 512 bit AVX.

[Jan Olšan]

ale já se nebavím o výkonu v jedné specifické AVX instrukci Honzo, nýbrž o výkonu FPU obecně.

Já ti jenom oponuju proti tomu, žes tvrdil, že AMD to takhle podle teor. výkonu nikdy neuvádělo a ukazuju, že uvádělo. (Plus jsem chtěl vysvětlit, že to není nesmysl.)

FPU je dneska o SIMD, a když mám stejný počet jednotek, ale rozšířím je na dvojnásobek bitů (a tím dvojnásobek zpracovaných hodnot za takt), tak je naprosto legitimní to považovat za zdvojnásobení výkonu SIMD (a tím FPU). Přesto, že to vyžaduje přepsat kód na ty nové instrukce, přesto, že amdahl law znamená, že opravdu lineární škálování bude vzácné, přesto, že CPU pak v těch operacích trochu sníží takt, takže reálně je pak výkon nižší (což z hlediska IPC není vidět).

Úplně stejně se to bere i u Intelu (tam taky lidi říkají, že Skylake-X má 2x teor. výkon v SIMD...), já s tím teda nemám problém. Když se u toho podotkne, že je to teoretický výkon, tak už vůbec. A jak říkám, to "2x floating point" nebo "4x floating point per socket" říkalo přesně tohle. U toho 4x per socket dokonce AMD používá matematiku že 2x je ze zdvojnásobení šířky SIMD a 2x z vyššího počtu jader. Na to, že v reálu to třeba zhorší frekvnce, amdahl's law a tak podobně, se tam holt kašle. Prostě to chce brát jako ty údaje o TFLOPS u grafik.

Podlé téhle "logiky" se výkon FPU u ZEN 2 zvedl o 100% a u Zen3 o dalších 100 % ?? Ne, ve 128bitových operacích zůstal výkon +-stejný. Implicitně 128bit > 256bit > 512 (?) > 200% ? Už si rozumíme ?
A záleží jak to bude implementováno, protože AMD může použít stejný trik jako u Zen1 a tu 512 bit instrukci provádět jako 2 x 256bit. Pak by to bylo přesně jak to popsal Yuri, AMD by zvedlo výkon FPU o 50%, protože i 128bitové operace by profitovaly z více pipeline a zároveň by procesor mohl zpracovávat 512 bit AVX.

Jasně že výkon v SSE se u Zenu2 nezvýšil. Ale když se bavíme o teoretickém výkonu, tak se to ignoruje. Ty ALU v SIMD jednotkách holt dávají 2x FLOPS a je na programátorovi, jestli to využije. To už je reálný výkon, ne teoretický.

U Zenu3 samozřejmě nevíme, jestli se tam vůbec něco takového stane. Pokud by zůstal počet jednotek a všechny čtyři se rozšířily na 512 bitů, tak jo, v tomhle smyslu by byl teoretický výkon 2x vyšší. Pokud by zůstaly na 256 bitech ale přidaly se další dvě pipe - nebo místo nich jedna s dedikovanou 512bit. FMA, jak jsem "navrhoval" já, tak je to těch 50%. Ale opět, teoreticky.

Ono taky to může být složitější, protože jde taky o to, který operace pipeline zvládají, třeba shuffle může umět jenom menšina, nebo může být na nevhodným portu, takže je konflikt a nelze ji dělat paralelně s jinými operacemi a tak podobně...

A naopak, nějakým tweakem front, latecní u instrukcí, cache nebo něčeho dalšího můžeš dokázat, že reálný výkon v SIMD kódu ti naroste o 10-15%, a přitom se vůbec nezměnila šířka/počet jednotek a ten jejich teoretický throughput... teroetický "TFLOPS" stejný, ale FPS v x265 najednou víc. Další důvod, proč o tom uvažovat odděleně od reálnýho výkonu v nějakých konkrétních úlohách.

[Jan Olšan]

Jinak ještě abych to vrátil do kontextu toho youtubera, tak (pokud budeme předpokládata, že to není naprosto vymyšlený) my právě nevíme, jestli ta hodnota 50% je teoretická (pokud by třeba byla z nějakých interních prezentací), nebo to má být naměřený reálný výkon.

Jako +50% mi přijde hrozně moc na to, aby to byly jenom ty tweaky a vylepšení bez přidání jednotek nebo šířky. POkud by to bylo teoretické číslo, tak to zase nemůže být rozšíření všech čtyř pipeline na 512...

[del42sa]

víš co je vtipný Honzo ? 50% zvýšení výkonu ti přijde hodně, ale sám tu v diskuzi obhajuješ 100%

[Jan Olšan]

Ty furt nechápeš, o co mi šlo, myslím. Já nikde "neobhajuju" +100% a určitě ne +100% pro Zen3.
Já jenom říkám, že to tvrzené zvýšení *reálnýho* výkonu FPU o 50% (při cca stejným taktu?) je strašně moc a nechce se mi věřit, že by se to dalo dosáhnout bez zvýšení teoretického throughputu jednotek jenom nějakýma optimalizacema, které by zlepšeovali jejich reálné využití.

Těch +100% je odlišná debata, k tomu jsme se dostali tak, že kdyby kompletně hypoteticky AMD zůstalo u čtyř pipeline v FPU a zároveň je všechny rozšířilo na 512bitů, tak by to byl nárůst *teoretického* výkonu throughputu (FLOPS) o 100 % a pravděpodobně by to tak dali do propagačních materiálů a neuváděli zrychlení jenom o 50 % *. Ty si nesouhlasil, že to nikdy nedělali, ale u Zenu 2 to naopak udělali, tak jsem postnul ty slajdy. Ale pořád, to je kompletně oddělený téma. A taky sem tuším řekl, že tohlecto (tj. 4x 512bit pipeliny) nepovažuju za moc pravděpodobný. Jednou třeba jo, ale ne rok po Zenu2.

* za předpokladu, že to má youtuber z takovéhleho zdroje. Pokud by ta jeho informace mluvila o reálném výkonu, tak to je jiná, že jo.

[yuri.cs]

Susquehanna "Chat With Charlie"

First comes Zen 3/Milan.

Chips have been back for months now, and they perform significantly better than expected.

https://www.reddit.com/r/AMD_Stock/comm ... h_charlie/

[yuri.cs]

Par novych AMD codenames
* Floyd
* Mero
* MI200
* Badami

https://twitter.com/KOMACHI_ENSAKA/stat ... 53/photo/1

Z diskuze vyplynula usmevna skutecnost - serverove Zen cipy jsou pojmenovane podle rockovych skupin:

* Zen1 - (Led) Zeppelin
* Zen2 - (Jefferson) Starship
* Zen3 - Genesis
* Zen4(?) - (Pink) Floyd