Mikrokód jak už jsi sám řekl u Haswellu a TSX dovede ovlivňovat podporovaný isntrukce CPU ale!!! Dovede je pouze omezovat, ala bez mirkokódu CPU vybalí vše co má (HW-EP vybalil i částečnej unlock u Xeonů hehe), nedovede přidávat funkce. Tzn možná jsem po 10+ letech odhalili že u 65nm Core2 mikrokód omezoval podporu SSE, možná jsem tedy oběvili že 4.1 mněla umnět už 65nm Core2 ale byl tam ňákej bug a byla vždy vypnutá mikrokódem heh.

Jasne, jen omezit / skryt - tak jsem to myslel.

65nm Core je v poradi na testy, takze klide zkusit muzu... ikdyz o funkcnosti pochybuju. Mozna to bude zajimavejsi na 45nm Pentiich, tam uz Intel zacal instrukce umele osekavat, v kremiku to jiste pritomno je. A nebo SB+ Pentia a Celerony, tam zase schazi AVX. Je pravda, ze jsem behem ladeni zkousel hardwarem nepodporovane featury jen na SB-E, coz byl muj hlavni PC tehdy... a tam nebylo nic k "odemceni". Pri vynuceni nepodporovanych instrukci to bud jelo stejne jako bez, nebo rovnou crashnul encoder. Zkouset to na HW, kde jsou zamcene featury me nikdy nenapadlo.

Asi x265 v pripade vynuceni konkretnich instrukcnich sad leze rovnou na dane registry v CPU a tim se obejde jakakoliv detekce. Moc sanci tomu nedavam, ale kdyby to nahodou slo, byl by to hezkej tweak.

Ale jo, mikrokod dovede instrukce pridavat. Zavolas sekvencne jiz existujici jednotky procesoru.

Zakazani instrukci je mozne bud na urovni CPUID - procesor hlasi svetu, ze tohle nebo tamto rozsireni neumi (Ryzen a FMA4). Nebo primo az na urovni "opcode" instrukci.

Kdyz uz je "opcode" u x86 je celkem nocni mura, tak vyrobci maji sami celkem slusnou proci nedokumentovanych insturkci - viz treba https://github.com/xoreaxeaxeax/sandsifter